두산그룹이 기존보다 5㎛(마이크로미터)나 더 얇은 반도체 패키지용 동박적층판(CCL) 양산에 들어간다. CCL이 얇아지면 그만큼 반도체 패키지 기판의 두께와 부피가 줄어 소형화는 물론 고집적화가 가능해진다.
24일 관련업계에 따르면 ㈜두산(이하 두산) 전자BG는 메모리 반도체 패키지 기판에 쓰이는 CCL의 절연층(PPG) 두께를 평균 18㎛ 수준에서 13㎛까지 대폭 낮춘 기술을 선도적으로 확보하고 양산을 준비하고 있다. 1㎛는 100만분의 1m로, 13㎛는 머리카락 굵기보다 약 5분의 1 얇은 수준이다. CCL은 동박과 동박 사이에 PPG를 넣은 구조로 만들어진다. 이에 두산 전자BG가 CCL의 두께를 줄이기 위해서는 PPG를 제어해야 한다. PPG가 얇아질수록 CCL의 두께도 줄어들고 이를 활용한 반도체 패키지 기판 역시 더 얇아질 수 있다.
정수임 두산 전자BG P&AM개발팀장은 "메모리 반도체 기판 시장에서 13㎛ 대응은 두산만이 가능한 상황"이라며 "(주요 원재료인) 레진(에폭시 수지) 포함 각종 소재의 조성, 표면처리 구조나 분산 방법, 함량 등을 조절해 PPG의 물성을 최적화하는게 중요한데 이러한 기술 면에서 앞선 결과 13um 두께를 구현했다"고 설명했다.
이 과정에서 두산 전자BG가 새롭게 적용한 소재는 플라스틱 계열의 탄성 가루인 '유기 필러'다. 기존 반도체 패키지 기판용 PPG에는 열에 의해 변형되지 않기 위해 무기물인 '실리카 필러'를 빽빽하게 채워 넣는 고충진 기술이 활용됐지만, 함량을 높일수록 접착력과 회로 사이의 빈틈을 메우는 패턴 충진성이 떨어져 PPG를 13㎛ 이하로 얇게 만드는데 한계가 있었다. 정 팀장은 "열을 받아도 크기가 덜 변하는 특성(Low CTE)을 지닌 유기 필러 표면에 특수 화학 처리를 적용해 입자의 분산성과 물성을 제어함으로써 두께를 줄였다"고 말했다.
