인텔이 차세대 반도체 미세공정의 핵심 기술인 하이 NA(High Numerical Aperture·고개구율) EUV(극자외선)를 적용한 웨이퍼가 100만장을 넘어섰다. 연구개발(R&D)과 장비 시험을 넘어 차세대 공정과 제품 생산에 실제 활용하면서 하이 NA EUV 양산 시대가 본격화하고 있다.
인텔 파운드리와 ASML은 8일(현지시간) 미국 캘리포니아 몬터레이에서 열리는 'SPIE 포토마스크 테크놀로지+EUV 리소그래피' 컨퍼런스에서 하이 NA EUV 양산 적용 현황을 공개했다.
하이 NA EUV는 기존 EUV보다 반도체 웨이퍼에 더 미세한 회로를 그릴 수 있는 차세대 노광 기술이다. 반도체 회로가 갈수록 미세해지면서 기존 EUV를 여러 차례 사용하는 대신 더 정밀하게 회로를 새길 수 있는 하이 NA EUV가 차세대 반도체 제조 기술로 주목받고 있다.
인텔은 2024년 ASML의 첫 상용 하이 NA EUV 장비를 도입한 뒤 적용 범위를 확대해왔다. 지금까지 장비 시험과 R&D뿐 아니라 차세대 PC용 프로세서인 코어 울트라 시리즈3 '팬서레이크'의 일부 공정에도 하이 NA EUV를 활용했다. 이를 포함해 하이 NA EUV 공정을 거친 웨이퍼가 누적 100만장을 넘어섰다.
인텔의 차세대 반도체 제조 기술인 '18A'에서도 하이 NA EUV가 활용되고 있다. 인텔에 따르면 18A 일부 공정에 하이 NA EUV를 적용해 만든 제품은 기존 EUV 장비를 사용한 경우와 비교해 동등하거나 더 높은 성능을 보였다. 처리량과 장비 가동률 등 양산에 필요한 지표도 회사의 기대 수준을 충족했다.
하이 NA EUV를 보다 폭넓게 활용하기 위한 기술 개발도 진행 중이다. 하이 NA EUV는 기존 EUV보다 한 번에 회로를 그릴 수 있는 면적이 작아 대형 반도체를 생산하려면 나눠 그린 회로를 정밀하게 이어 붙이는 기술이 필요하다. 인텔과 ASML이 개발 중인 '스티칭' 기술이다.
인텔은 현재 반도체 업계에서 사용하는 6인치 마스크를 그대로 활용하면서 스티칭 기술을 적용하는 방안을 추진하고 있다. 장기적으로는 크기가 두 배인 6x12인치 대형 마스크로 전환하기 위해 ASML과 마스크·소재·반도체 설계 관련 기업들과 관련 생태계를 구축하고 있다.
나가 찬드라세카란 인텔 수석부사장 겸 인텔 파운드리 공동 총괄 매니저는 "점점 복잡해지는 AI(인공지능) 제품을 개발하는 기업에는 양산에 즉시 적용할 수 있고 사용하기 쉬운 제조 기술이 필요하다"며 "단기적으로 6인치 마스크에서 하이 NA를 지원하고 향후 6x12인치 마스크로 전환하는 데 집중하고 있다"고 말했다.