실리콘 기반 미세기술 한계 10나노대로 확장, SK하이닉스-마이크론 따돌려
삼성전자가 세계 최초로 20나노 미세회로 공정을 이용해 4기가비트(Gb) D램 양산에 돌입하면서 실리콘 회로공정의 한계로 여겨졌던 20나노를 극복함과 동시에 후발주자들과의 격차를 더욱 벌이게 됐다.
특히 이번에 적용한 개량형 이중포토공정(더블패터닝)과 초미세 유전망 형성기술은 다음 단계인 10나노급 공정에도 추가 투자 없이 활용할 수 있어 D램 분야의 기술선도력을 지속적으로 유지할 수 있게 됐다.
◇세계 최초의 연속… 더욱 어려워지는 기술개발=삼성전자는 D램 분야의 미세회로 공정 경쟁에서는 항상 후발 주자에 1~2년 앞서 왔다. 1994년부터 20년간 세계 최초로 놓치지 않고 있다.
4Gb 제품에서는 2009년 1월 세계 최초 50나노 D램을 개발했고, 1년 1개월 후인 2010년 2월에 40나노급 4기가 제품 양산에 들어갔다. 또 1년 3개월 후인 2011년 5월에는 30나노 4Gb D램을 세계 최초로 양산했다.
하지만 20나노대에 진입하면서는 기술적 난관에 부딪혀 3단계로 양산 스케줄을 잡았다. 20나노 후반(x), 중반(y), 초반(z)대 기술로 나눠 양산이 진행됐다.
30나노 개발 후 10개월 후인 2012년 3월에는 2x나노(28나노) 4Gb D램을 세계 최초로 양산했고, 7개월 후인 2012년 10월엔 2y나노(25나노)를 처음 양산했다. 이번 2y에서 2z나노(20나노)로 전환하는 데는 직전보다 2배의 시간인 1년 4개월이 소요됐다.
◇20나노 이하 한계 극복 어떻게=D램의 경우 트랜지스터와 캐파시터로 구성된 셀 내 캐파시터에 전하가 있는지 없는지의 여부에 따라 '0'과 '1'의 디지털신호를 인식하는 구조다. 전하를 담는 방인 캐파시터의 유전막을 얼마나 얇고 튼튼하게 만드느냐가 미세회로 공정의 핵심이다.
문제는 유전막이 얇아질수록 전자가 유전막을 뚫고 새는 전자 터널링현상이 발생해 반도체가 오작동하는 문제가 발생한다. 이는 두꺼운 종이에 컵에 물을 담느냐 얇은 휴지 같은데 물을 담느냐의 문제와 같다.
독자들의 PICK!
이를 개선하기 위해 전자를 가두는 방의 벽(유전막) 재질을 더 촘촘한 물질로 바꿔야 한다.
삼성전자는 이번에 분자구조의 유전막 물질을 원자구조의 물질로 전환해 미세회로공정에도 전류가 누설되지 않도록 하는 '초미세 유전막 형성기술'을 개발, 적용했다. 틈새가 큰 휴지대신 비닐과 같은 재질로 만들어 물이 새지 않도록 한 것으로 이해할 수 있다.
또 회로를 얇게 그리기 위해서는 포토공정을 한번 한 후 같은 패턴을 옆으로 20나노만큼 약간 이동해 다시 같은 공정을 한번 더 하는 형태의 더블패터닝에 삼성 나름의 노하우를 적용해 한계를 극복했다.
◇삼성, 후발 주자와의 격차 더 벌린다=현재 D램 시장은 삼성전자, SK하이닉스, 엘피다를 인수한 미국 마이크론의 3파전이다.
삼성전자가 이번에 2z나노(20나노) 양산에 들어가면서 한걸음 크게 앞서나갔다. D램 시장조사업체인 D램익스체인지에 따르면 올 1분기 현재 삼성전자는 2y(25나노) 공정이 비중이 52%를 차지하고 있으며, 2x(28나노)가 10%, 35나노가 37%다.
이에 비해 SK하이닉스는 2x(29나노) 공정이 전체의 75%를 차지하고 있으며, 2y(25나노)가 5%, 38나노가 19%가량이다. 마이크론 그룹(엘피다 포함)은 30나노가 91%이며, 2x는 6%에 불과하며 2y는 양산에 들어가지도 못했다.
삼성전자(178,400원 ▼11,200 -5.91%)가 20나노 공정으로 양산할 동안 마이크론과는 30% 가량 생산성 차이가 날 수 있다는 얘기이며,SK하이닉스(830,000원 ▼63,000 -7.05%)도 올 하반기에 2z 나노 기술을 개발해 양산에 들어갈 것으로 보여 여전한 격차를 보이고 있다.
업계 관계자는 "특히 삼성전자가 10나노급에서도 이번에 적용한 새 기술을 활용해 신규 장비에 투자 없이 생산성을 높일 수 있어 향후 후발주자와의 격차는 더욱 벌어질 전망이다"라고 밝혔다.
