대만 언론 소식통 인용 보도
"SPR 적용해 웨이퍼 뒷면에서 전력 공급
세계 최대 파운드리(반도체 위탁생산) 업체 대만 TSMC가 1.6나노미터(nm·1nm=10억분의 1m)급 차세대 반도체 공정 개발에 성공해 올해 4분기부터 양산에 돌입할 예정인 것으로 알려졌다.
20일 자유시보·전자시보 등 대만 언론은 소식통을 인용해 "TSMC가 A16(1.6나노) 공정 개발과 검증을 완료해, 업계 최초로 후면 전력 공급 구조 '슈퍼 파워 레일'(SPR)을 적용한 옹스트롬(Å·100억분의 1m)급 CMOS(상보형 금속산화물 반도체) 플랫폼을 구축했다"고 보도했다.
기존처럼 웨이퍼 전면을 통해 전력을 공급하지 않고 후면에 전력망을 별도로 배치하는 방식이 적용됐다는 의미다. 전력이 수직형 후면 접점인 VB(Vertical Backside Contacts)를 통해 각 트랜지스터의 소스와 드레인 영역으로 직접 공급된다. 신호와 전력 배선을 분리해 데이터 전달 과정에서 발생하는 병목현상을 줄여 전력 효율과 연산 성능을 높일 수 있다는 점이 특징이다.
TSMC는 전력 공급망을 후면으로 완전히 분리하는 과정에서 기존 웨이퍼의 게이트 밀도와 설계 면적 등을 최대한 유지해 기존 설계와 호환성도 높였다. 소식통은 "이번 성과의 핵심은 A16 공정이 TSMC의 N2P(N2 개량 공정)의 게이트 밀도와 나노플렉스 설계 유연성(NanoFlex)을 그대로 유지했다는 점에 있다"고 설명했다.
성능 향상 폭도 상당한 것으로 전해졌다. A16은 N2P 대비 동일 전력에서 연산 속도가 8~10% 높아졌고, 동일 속도에선 전력 소비가 15~20% 줄었다. 또 칩 밀도도 8~10% 높아져 복잡한 신호 배선과 고밀도 전력망이 필요한 AI 및 고성능 컴퓨팅(HPC)용 반도체에 특히 적합한 것으로 평가된다.
최근 AI(인공지능) 반도체의 성능 경쟁이 '효율적인 전력 공급'으로 확산하는 만큼 TSMC는 A16 공정으로 세계 최대 첨단 파운드리의 주도권을 재확인할 것으로 예상된다. 경쟁사인 인텔은 앞서 '파워비아'(PowerVia)라는 칩 후면 전력 공급 기술을 업계 최초로 선보였지만, 테스트 과정에서 핀 수 조정 및 금속 피치 완화 등 기존 셀 구성 변경과 셀 아키텍처 재설계가 이뤄졌다. 삼성전자는 역시 SF2 공정을 위한 후면 전력 공급 기술을 개발 중이나 인텔과 유사한 방향으로 진행될 가능성이 높다고 자유시보는 전했다.
